用OrCAD Capture CIS画原理图

3月 6 2023 学习>电子学 9 分钟读完 (约 1375 字)

开始给一个项目画PCB了。首先学习使用OrCAD Capture CIS画原理图。下面是一些基本的概念和操作。

工程

Homogeneous 组成元件的各模块是相同功能的
- 各模块以“？”后的A、B等来区分
- 画完“ U?A”后切换到下一部分“ U?B”，已自动画好，只剩管脚号留空了
- 切换到上一部分的快捷键为“Ctrl+B”，切换到下一部分的快捷键为“Ctrl+N”
- 对于一个元件，若只用一张图表示出来，那么元件不能有两个管脚的管脚号和管脚名都相同。但如果将元件分成很多部分来画，那么各个部分之间的管脚的管脚号和管脚名可以相同，且管脚号和管脚名都相同的管脚是相连的
Heterogenous 组成元件的各模块是不同功能的
- 画完“ U?A”后切换到下一部分“ U?B”，为空白
如果在一个原理图中放置了两个及以上的复合封装元件，为防止使用“Annotate”进行索引编号时报错，应给元件添加一个新属性（名字不能是”group“），各部分就会根据新属性的值是否相同分为不同的组，这样就可以判断哪些部分是在同一个芯片中

3种连接：wire，net alias，总线
wire 快捷键W
原理图中的线默认横平竖直，如果要画任意角度，按Shift键同时点击线的起点和终点
两根线相交时，若交点为一根线的端点，则表示两根线是有电气连接的，且电气连接不可取消；若交点不是端点，则默认无电气连接
给交点添加电气连接 Place junction
同一个页面内的互连 Place net alias
页面之间的互连 Place off-page connector
悬空引脚 Place no connect
不要将两元件的管脚直接相连（可以将两个元件管脚直接连上后，再拉开，两管脚之间就会出现一条连线）
总线连接
总线命名 BaseName[0:all]
- BaseName和[之间不能有空格
- 32位总线ED，为ED[0:31]
- BaseName不能以数字作为结尾
- 方括号内的冒号“:”可以换成减号“-”或两点“..”
总线入口命名 BaseName0 BaseName1 BaseName2 …
总线和信号线的连接必须要借助总线入口，通过net alias方式，命名保持一致
快捷键F4快速布线

浏览元件
- 重新编号所有元件 Tools - Annotate - Packaging - Action: Reset part references to “?”, Incremental reference update
浏览Nets
浏览Off-Page Connector
浏览DRC Markers
- 若有错误且被修正了，需将DRC Markers同步更新
也可以选中单个原理图进行浏览
搜索

二者区别
- 替换可以改变原理图和元件库的连接关系，即用别的元件库的元件替换原元件库的元件，而更新不能
- 如果新元件的封装形式与原元件不同，例如原元件的封装形式为“ Homogeneous”，而新元件的封装形式为“Heterogeneous”，那么要让新元件的封装形式替换原元件的封装形式，只能使用替换，并且“Action”必须选择“Replace schematic part properties”：
Cleanup Cache 清除已经不存在的元件副本
操作原理图中的对象
- 同时选中多个对象
- 移动对象
  - 直接拖动，该对象与其它对象的连接关系保持不变
  - 按住Alt拖动，该对象与其它对象的连接关系会断开
  - 断开后，能否再次通过接触而连接 Options - Preferences - Miscellaneous - Wire Drag: Allow component move with connectivity changes
- 旋转对象 R
- 复制、粘贴、删除
  - 选中对象，按住Ctrl键拖动，拖出来对象即为复制出来的对象
- 镜像翻转对象 H V

在原理图中修改单个元件封装信息
在元件库中修改单个元件封装信息，更新到原理图 - 打开某元件的编辑页面 - Options - Package Properties - PCB Footprint - OK，最后Replace（不要Update）
批量修改元件封装信息
批量修改修改一个原理图页面中的所有元件的封装信息
检查元件封装信息是否遗漏

#Cadence原理图设计